IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: : Kazuaki KURIHARA et al.

Serial Number: Not Yet Assigned

Filed: November 13, 2003 Customer No.: 38834

For: LAYER CAPACITOR ELEMENT AND PRODUCTION PROCESS AS WELL AS ELECTRONIC DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

November 13, 2003

Sir:

The benefit of the filing dates of the following prior foreign applications is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-330578, filed on November 14, 2002; Japanese Appln. No. 2003-063558, filed on March 10, 2003; and Japanese Appln. No. 2003-094732, filed on March 31, 2003

In support of this claim, the requisite certified copy of said original foreign applications are filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copies.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 50-2866.

Respectfully submitted,

WESTERMAN, HATTORI, DANIELS & ADRIAN, LLP

Stephen G. Adrian Reg. No. 32,878

Atty. Docket No.: 032104

Suite 700

1250 Connecticut Avenue, N.W.

Washington, D.C. 20036

Tel: (202) 822-1100 Fax: (202) 822-1111

SGA/yap



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月14日

出 願 番 号 Application Number:

特願2002-330578

[ST. 10/C]:

Applicant(s):

[J P 2 0 0 2 - 3 3 0 5 7 8]

出 願 人

富士通株式会社

2003年 9月16日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

0241132

【提出日】

平成14年11月14日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/04

H01L 21/822

H01L 21/283

【発明の名称】

薄膜キャパシタおよびその製造方法

【請求項の数】

8

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

塩賀 健司

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

ジョン デイビッ ト ベネキ

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

栗原 和明

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100108187

【弁理士】

【氏名又は名称】

横山 淳一

【電話番号】

044-754-3035

【手数料の表示】

【予納台帳番号】 011280

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0017694

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 薄膜キャパシタおよびその製造方法

【特許請求の範囲】

【請求項1】 金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層とを有する薄膜キャパシタにおいて、

前記キャパシタと前記保護絶縁層との間に、非導電性無機質材料からなるバリア層を設けたことを特徴とする薄膜キャパシタ。

【請求項2】 支持基板上に形成され、金属酸化物からなる誘電体層を有する キャパシタと、

非導電性無機質材料からなり、少なくとも前記キャパシタの上面及び側面を覆 うバリア層と、

樹脂材からなり前記バリア層上に形成された保護絶縁層とを備えたことを特徴とする薄膜キャパシタ。

【請求項3】 前記バリア層が、前記誘電体層と同一組成であることを特徴と する請求項1又は請求項2に記載の薄膜キャパシタ。

【請求項4】 前記バリア層が、非晶質であることを特徴とする請求項1から 請求項3のいずれかに記載の薄膜キャパシタ。

【請求項5】 外部との電気的接続を行なう端子を、少なくとも、パッケージの一面の端部以外に設けたことを特徴とする請求項1から請求項4のいずれかに記載の薄膜キャパシタ。

【請求項6】 1つの薄膜キャパシタ内に、異なる容量の複数のキャパシタを設けたことを特徴とする請求項1から請求項5のいずれかに記載の薄膜キャパシタ。

【請求項7】 金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層とを有する薄膜キャパシタの製造方法において、

前記キャパシタ形成工程と、

前記キャパシタと前記保護絶縁層との間に配置されるとともに、非導電性無機質材料からなるバリア層の形成工程と、

前記バリア層上に配置される保護絶縁膜形成工程とを備えたことを特徴とする

薄膜キャパシタの製造方法。

【請求項8】 支持基板上に形成され、金属酸化物からなる誘電体層を有する キャパシタ形成工程と、

非導電性無機質材料からなり、少なくとも前記キャパシタの上面及び側面を覆 うバリア層形成工程と、

樹脂材からなり前記バリア層上に配置される保護絶縁層形成工程と、を備えた ことを特徴とする薄膜キャパシタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、キャパシタに関し、より詳細には、半導体基板上に薄膜製造プロセスにてキャパシタを形成した薄膜キャパシタに関する。

[0002]

【従来の技術】

近年のLSIの処理高速化により、高周波ノイズの拡散防止策としてデカップリング処理が行なわれ、そこで使用されるデカップリングキャパシタの高周波追随性能の向上が望まれている。

[0003]

このデカップリングキャパシタの高周波追随性能を向上させるためには、該デカップリングキャパシタが、高容量且つ分離された回路内で低インダクタンス接続が可能であること等の特性を有することが必要であり、この要望に答えたものとして、半導体基板上に、薄膜製造プロセスにてキャパシタを形成した薄膜キャパシタが知られている。

[0004]

この薄膜キャパシタは、小型高容量で且つ微細加工性に優れるため、回路基板との接続を、端子間ピッチが狭いバンプ接続の形態とすることが可能であり、それによって相互インダクタンスを減らし、LSIとの低インダクタンス接続に対して有効に作用する。

[0005]

しかしながら、この薄膜キャパシタは、誘電体の材料として金属酸化物を使用することで小型且つ高容量化を達成しているため、その製造工程時に、該金属酸化物が還元されて特性劣化を起こすという問題がある。

[0006]

この誘電体材料の劣化に関する問題を解決するために、例えば、特許文献1として示した特開2000-49311号公報において、以下の提案がなされている。

[0007]

図8及び図9は、上記公報で紹介されている従来の薄膜キャパシタの製造方法を、工程別に詳しく図示したものである。

[0008]

先ず図8(A)及び(B)に示すように、半導体基板1上に白金Ptからなる下部電極2を形成する。そして、図8(C)及び(D)に示すように、その上に絶縁性金属酸化物からなる容量絶縁膜3と白金Ptからなる上部電極4を順次堆積する。

[0009]

次に、図8(E)に示すようなエッチング工程を経て、図9(F)に示すように、前記上部電極4の上に、上部電極4を全面的に覆うように保護絶縁膜6を堆積する。

$[0\ 0\ 1\ 0]$

そして、図9 (G) に示すような、レジストマスク9を形成するレジストマスク形成工程、及び図示しないドライエッチング工程を経て、最終的に、図9 (H) に示すようなコンタクトホール9を形成する。

$[0\ 0\ 1\ 1]$

上記の容量素子では、レジストマスク 10 の除去工程で発生する水素により容量絶縁膜が還元してしまうという問題を、保護絶縁膜 6 のコンタクトホール 9 の 開口部面積を 5 μ m^2 以下にすること等の手段によって防止している。

[0012]

【特許文献1】

特開2000-49311号公報(主に、段落 [0033] - [0036]、 図3)

[0013]

【発明が解決しようとする課題】

上述した従来の薄膜キャパシタでは、容量絶縁膜3を構成する絶縁性金属酸化物の還元を、保護絶縁膜6で遮断することにより防止している。

[0014]

しかしながら、本発明に係る薄膜キャパシタは、端子部に(低インダクタンス 化を実現するための)バンプ或いはそれに類似した高密度実装が可能な接続形態 を使用する。

[0015]

このような接続形態では、薄膜キャパシタを実装する回路基板と該薄膜キャパシタとの熱膨張係数の違い等により発生する機械的ストレスが、リード等の緩衝部材を介さずに、薄膜キャパシタの端子部に直接加わることになる。

[0016]

非常に薄い薄膜層からなる内部のキャパシタは、上記の機械的ストレスによる 層間剥離等の問題が生じ易く、それを回避するために、保護絶縁膜として、バン プ等からの機械的応力を吸収するポリイミド等の樹脂材を使用することが必須と なる。

$[0\ 0\ 1\ 7]$

このために、以下のような問題が新たに発生する。

[0018]

第1に、保護絶縁膜の形成工程における誘電体の還元である。例えば、ポリイミド樹脂ワニスは約400℃で硬化しポリイミド樹脂となるが、保護絶縁膜としてのポリイミドワニスが硬化する際に、酸無水物とジアミンが脱水縮重合反応して H_2O を放出して硬化するため、その H_2O が水素イオンに分解され、誘電体材料へ到達して誘電体材料を還元する。

[0019]

これは、上記H2Oが、キャパシタの電極を構成する白金Ptの触媒作用により

水素イオンの状態で該電極に浸入し、その後、拡散現象等により水素イオンが該電極と誘電体との界面に到達し、誘電体部の酸素欠損を生じさせるためである。

[0020]

第2に、従来例で示したような製造工程時における問題ではないが、フィール ドでの実使用時における問題である。

[0021]

これは、樹脂材が有する吸湿性により生じるものであり、薄膜キャパシタの周囲が高温になった場合、ポリイミド樹脂が吸収した空気中の水分が、高温下で内部のキャパシタへ移動し、誘電体材料を還元する。

[0022]

本発明の目的は、保護絶縁層として、バンプからの機械的応力を吸収するポリイミド等の樹脂材を使用したことに起因する、このような誘電体材料の還元に関する問題点を解決し、優れた高周波追随特性が得られるとともに特性劣化の少ない薄膜キャパシタを提供することにある。

[0023]

【課題を解決するための手段】

上記課題の目的を達成させるため、請求項1に係る発明の薄膜キャパシタは、 金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層 とを有する薄膜キャパシタにおいて、前記キャパシタと前記保護絶縁層との間に 、非導電性無機質材料からなるバリア層を設けたことを特徴としている。

[0024]

また、請求項2に係る発明の薄膜キャパシタは、支持基板上に形成され、金属酸化物からなる誘電体層を有するキャパシタと、非導電性無機質材料からなり、少なくとも前記キャパシタの上面及び側面を覆うバリア層と、樹脂材からなり前記バリア層上に形成された保護絶縁層とを備えたことを特徴としている。

[0025]

上記請求項1又は請求項2の構成によれば、保護絶縁層と内部のキャパシタとは、バリア層によって物理的に分離される。すなわち、保護絶縁層を構成する樹脂材から放出された水分が、キャパシタの誘電体層を構成する金属酸化膜に到達

することが阻止される。

[0026]

その結果、保護絶縁層として、バンプからの機械的応力を吸収するポリイミド等の樹脂材を使用したままで、該樹脂材から放出される水分が金属酸化物からなる誘電体層材料を還元することを防止することが可能となる。

[0027]

また、請求項3に係る発明は、請求項2に係る発明の薄膜キャパシタにおいて 、 バリア層が、誘電体層と同一組成であることを特徴としている。

[0028]

上記請求項3の構成によれば、バリア層を構成する材料の組成と、誘電体層を構成する材料の組成とを同じものにすることで、良好な膜密着性が確保出来る。 そして、誘電体層とバリア層間の接合面に関して、機械的なストレスに対して(剥がれ等の問題が発生し難い)高い信頼性を有する薄膜キャパシタを得ることが 可能となる。

[0029]

また、請求項4に係る発明は、請求項1又は3のいずれかに係る発明の薄膜キャパシタにおいて、前記バリア層が、非晶質であることを特徴としている。

[0030]

上記請求項4の構成によれば、バリア層としての高い耐還元性を得ることが可能となる。

[0031]

誘電体層の材料としては、高誘電率を得るために結晶化した金属酸化物を使用するが、結晶を構成する各結晶粒(グレイン)間に隙間が発生し、該結晶中を水素イオンが移動し易くなる。そのため、水素イオンの移動を阻止するバリア層としては、水素イオンが移動し難い非結晶材料を使用することが有効であり、そのような材料構成にすることにより、水素イオンに対する高い遮断効果を得ることが可能となる。

[0032]

また、請求項5に係る発明は、請求項1から4のいずれかに係る発明の薄膜キ

ャパシタにおいて、外部との電気的接続を行なう端子を、少なくとも、パッケージの一面の端部以外に設けたことを特徴としている。

[0033]

上記請求項5の構成によれば、薄膜キャパシタ内部のキャパシタが大きな形状を有する場合であっても、パッケージ中央の任意の場所に端子を設けることにより、端子間隔を小さくするができる。

[0034]

すなわち、高容量であり、且つ低インダクタンス接続が可能な薄膜キャパシタ を提供することが可能となる。

[0035]

また、請求項6に係る発明は、請求項1から5のいずれかに係る発明の薄膜キャパシタにおいて、1つの薄膜キャパシタ内に、異なる容量の複数のキャパシタを設けたことを特徴としている。

[0036]

上記請求項6の構成によれば、例えば、異なる容量を有する複数のキャパシタが必要になった場合に、複数の薄膜キャパシタを実装せずに1つのパッケージを 実装すれば済むため、薄膜キャパシタ20が実装される回路基板内の実装面積の 効率化が図れる。

[0037]

併せて、部品コストの低減化、及び部品実装工程における実装工数の削減も可能となる。

[0038]

また、請求項7に係る発明の薄膜キャパシタの製造方法は、金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層とを有する薄膜キャパシタの製造方法において、前記キャパシタ形成工程と、前記キャパシタと前記保護絶縁層との間に配置されるとともに、非導電性無機質材料からなるバリア層の形成工程と、前記バリア層上に配置される保護絶縁膜形成工程とを備えたことを特徴としている。

[0039]

また、請求項8に係る発明の薄膜キャパシタの製造方法は、支持基板上に形成され、金属酸化物からなる誘電体層を有するキャパシタ形成工程と、非導電性無機質材料からなり、少なくとも少なくとも前記キャパシタの上面及び側面を覆うバリア層形成工程と、樹脂材からなり前記バリア層上に配置される保護絶縁層形成工程とを備えたことを特徴としている。

[0040]

上記請求項7又は請求項8の構成によれば、保護絶縁層と内部のキャパシタとは、バリア層によって物理的に分離される。すなわち、保護絶縁層を構成する樹脂材から放出された水分が、キャパシタの誘電体層を構成する金属酸化物に到達することが阻止される。

[0041]

その結果、保護絶縁層として、バンプからの機械的応力を吸収するポリイミド等の樹脂材を使用したままで、該樹脂材から放出される水分による金属酸化物からなる誘電体層材料の還元を防止できる薄膜キャパシタを製造することが可能となる。

[0042]

【発明の実施の形態】

(第1の実施形態)以下、本発明の第1の実施形態に係る薄膜キャパシタについて、図1~図3を参照しながら、薄膜キャパシタの製造方法を示した図2及び図3の各工程(A)~(J)の順に説明する。

[0043]

(i) キャパシタの形成工程

図2 (A) ~ (D) に示すように、支持基板としてのシリコン基板11上に、白金からなる下部電極層12、複合酸化物からなる誘電体層13、白金Ptからなる上部電極層14を順次形成し、キャパシタ30を形成する。

[0044]

ここで、誘電体層13の材料としては、小型で且つ大容量を実現するために、 高い比誘電率をもつ金属酸化物が使用されている。

$[0\ 0\ 4\ 5]$

また、キャパシタ30の電極(下部電極層12及び上部電極層14)材料としては、高温環境下における耐酸化性に優れ、且つ誘電体層13形成時における良好な結晶配向制御が可能な、白金PtやイリジウムIr等の貴金属が使用される

[0046]

これらの一連の製造工程は、具体的に以下のように行なう。

[0047]

図 2 (B) に示した下部電極層 1 2 の形成工程としては、先ず、シリコン基板 1 1 としてシリコンウェハを使用し、該シリコンウェハ上に、スパッタリング法 を使用して、酸化チタンT i O_2 (2 0 n m) 及び白金 P t (1 0 0 n m) を順 次成膜させる。酸化チタンT i O_2 (2 0 n m) は、シリコンS i と白金 P t との接着層としての役割を果たす。

[0048]

この時、酸化チタンT i O_2 のスパッタ条件は、基板温度5 0 0 $\mathbb C$ 、R F パワー2 0 0 $\mathbb W$ 、誘導コイルパワー3 0 $\mathbb W$ 、ガス圧力0. 1 P a 、及びA r / O_2 比7 / 1 $\mathcal C$ ある。

[0049]

また、白金Ptのスパッタ条件は、基板温度400℃、DCパワー100W、 誘導コイルパワー30W、ガス圧力0.1Paである。

[0050]

図2(C)に示した誘電体層 13の形成工程では、誘電体層 13として、バリウム Ba、ストロンチウム Sr、チタンTi から構成される酸化物(Bax、 Sr_{1-X})Ti O_3 (以下、「BST」という。)を使用し、該BST膜をゾル・ゲル法により形成する。BST材はバルクで 1500という比較的大きな比誘電率を有し、小型で大容量のキャパシタを実現するのに有効な材料である。

[0051]

具体的には、先ず、アルコキシドからなる出発溶液をスピンコート法(2000rpm/30秒)によりBST膜を成膜する。尚、本スピンコートでは、1回のスピンコートにつき約100nmの膜厚が得られる。

[0052]

その後、400 \mathbb{C} の温度で10 分間の仮焼成(プリベーク)、及び700 \mathbb{C} の温度で10 分間の本焼成(本ベーク)を行なうことによりBSTを結晶化させ、膜厚100 nm、比誘電率300、及び損失2 %以下のBST薄膜を形成する。

[0053]

図2(D)に示した上部電極層14の形成工程では、BSTからなる誘電体層13上に、前述と同じスパッタ法を使用して、上部電極層14としての白金Pt層を100nm成膜する。

[0054]

尚、キャパシタ30の側面は、図1に示すように、下の層の端部が、上の層の端部よりも外側に張り出した、階段上に形成される。

[0055]

このように、階段状にして張り出し部を設けることにより、製造過程で白金材の断片(パーティクル)が発生した場合、その張り出し部で断片を受け止め、断片が誘電体層の側面に付着し、電極間のショートを引き起こすことを防止する。

[0056]

(ii) 下部電極引き出し工程

図2 (E) に示すように、下部電極層12からの電極引き出し用穴21を形成する。

[0057]

具体的には、フォトリソグラフィ法によりレジストマスクを形成した後、アルゴンArイオンミリング法により、上部電極層14を構成するPt膜、及び、誘電体層13を構成するBST膜を、順次ドライエッチングすることにより行なう

[0058]

(iii) バリア層形成工程

図2 (F) に示すように、前記キャパシタ30 (の上面及び側面) を覆うように、バリア層15を形成する。

[0059]

具体的には、バリア層 150 材料として使用する窒化シリコン Si_3N_4 を、スパッタ法により約 150 μ m成膜する。窒化シリコン Si_3N_4 の他には、酸化アルミニウム Al_2O_3 、酸化シリコン SiO_2 等も、バリア層 150 材料として使用可能である。

[0060]

このときのスパッタ条件は、基板温度 2 0 0 $\mathbb C$ 、R F パワー 5 0 0 $\mathbb W$ 、ガス圧力 0.1 P a、及び A r $\mathbb N_2$ 比 5 $\mathbb N_2$ 1 である。

[0061]

このように、バリア層 15 としては、非導電性無機質材料に属する酸化アルミニウム A 1_2 O_3 、酸化シリコン S i O_2 、及び窒化シリコン S i 3 N_4 等が使用可能であるが、フィールド中で激しい温度変化に曝された際の機械的なストレスによる層間剥離等の問題が発生しないように、誘電体層 1 3 と熱膨張係数が等しい材料であることが望ましい。

[0062]

バリア層 15を構成する材料の熱膨張係数と、誘電体層 13を構成する材料の 熱膨張係数とを同じものにすることで、熱膨張の差により発生する層間の歪みに よる剥がれ等を防止し、高い信頼性を有する薄膜キャパシタを得ることが可能と なる。

[0063]

また、前記バリア層 15の材料は、キャパシタを構成する誘電体層 13との密 着性を良好にするために、キャパシタを構成する誘電体層 13の材料と同一組成 であることが望ましい。

[0064]

バリア層15を構成する材料の組成を、誘電体層13を構成する材料の組成と を同じものにすることで、良好な膜密着性が確保出来る。そして、誘電体層13 とバリア層15間の接合面に関して、機械的なストレスに対して高い信頼性を有 する薄膜キャパシタ20を得ることが可能となる。

$[0\ 0\ 6\ 5\]$

更に、バリア層 15の材料は、非晶質の材料であることが望ましい。

[0066]

一般に、誘電体層13は、高誘電率を得るために結晶化した金属酸化物を使用するが、結晶中には、結晶を構成する各結晶粒(グレイン)間に隙間が発生し、該結晶中を水素イオンが移動し易くなる。そのため、水素イオンの移動を阻止するバリア層15としては、水素イオンが移動し難い非結晶材料を使用することが有効である。そのような材料構成にすることにより、水素イオンに対する高い遮断効果を得ることが可能となる。

[0067]

(iv) 保護絶縁層形成工程

図2 (G) に示すように、バリア層15の上から、例えばポリイミド樹脂からなる保護絶縁層16を形成する。

[0068]

先ず、感光性ポリイミドワニスを、 $3000 \, \mathrm{r} \, \mathrm{pm}$ で30秒間、スピンコートを行ない、 $4 \, \mu \, \mathrm{m}$ 成膜する。そして、 $60 \, \mathrm{C}$ の温度で10分間、加熱(プリベーク)し、その後、露光、現像工程を経て、 $400 \, \mathrm{C}$ の温度で2時間、加熱(本ベーク)を行ない、 $2 \, \mu \, \mathrm{m}$ 厚のポリイミド PI 膜を形成する。

[0069]

(v) コンタクトホール形成工程

図2 (H) に示すように、コンタクトホール19を形成して、下部電極層12 及び上部電極層14を露出させる。

[0070]

具体的にはフォトリソグラフィ法により図示しないレジストマスクを形成した後、アルゴンArイオンミリング法により、窒化シリコンSi₃N₄膜をドライエッチングすることにより、キャパシタの上部および下部電極を露出させる。

[0071]

(vi) 電極パッド・バンプ形成工程

図2(I)に示すように、アンダーバンプメタル(UBM)として、キャパシタ30の各電極とバンプとを接続する電極パッド17を、スパッタ及びめっきにより形成する。そして、最後に、図2(J)に示すように、該電極パッド17上

に、回路基板と電気的な接続を行なう端子としてのバンプ18を形成する。

[0072]

尚、バンプ18の材料としては、一般に半田が使用されるが、半田材料が電極パッド17中に拡散して、電極層を構成する白金Ptと反応し、該白金の抵抗値を変えてしまう等の問題が起こり得る。そのため、電極パッド17の材料としては、上記半田侵食の回避、及び半田濡れ性の向上等を考慮して、クロムCr、チタンTi、銅Cu、ニッケルNi等を使用することが望ましい。

[0073]

以上の製造工程により、図1に示す薄膜キャパシタ20が形成される。

[0074]

図1の薄膜キャパシタ20において、吸湿性を有し所定の条件下で水分を放出するポリイミド樹脂(保護絶縁層16)と、キャパシタ30とは、物理的に分離される。すなわち、ポリイミド樹脂から放出される水分がイオン化されていない状態で、触媒作用を有する電極部に到達する前に遮断するため、ポリイミド樹脂から放出された水分が、触媒作用を有する白金Pt (上部電極層14)表面に到達することが阻止される。

[0075]

従って、上部電極層14と誘電体層13との界面で、誘電体層13を構成する 金属酸化物が還元されるという問題は回避される。

[0076]

このように、保護絶縁層16として、バンプからの機械的応力を吸収するポリイミド等の樹脂材を使用したままで、該樹脂材から放出される水分が金属酸化物からなる誘電体層材料を還元することを防止することができる。その結果、優れた高周波追随特性が得られるとともに特性劣化の少ない薄膜キャパシタ20を提供することが可能となる。

[0077]

(キャパシタ特性の比較実験)以下に、バリア層15を使用しない場合と、バリア層15を使用した場合における、薄膜キャパシタのキャパシタ特性を比較した実験結果を示す。

[0078]

図4は本実験の測定回路、図5は本実験の測定結果を示したグラフである。

[0079]

尚、本実験では、バリア層 15 として窒化シリコン Si_3N_4 、下部電極層 12 及び上部電極層 14 の材料としては白金 Pt、誘電体材料としては BST を使用した。

[0080]

先ず、シリコン基板11上にキャパシタ30を形成し、キャパシタ30の下部電極層12を引き出すための引き出し部21を作成し、その状態を初期状態とした。そして、その(保護絶縁層16としてのポリイミド樹脂を形成する前の)初期状態のキャパシタ特性を測定するとともに、バリア層15を形成した場合とバリア層15を形成しない場合における(保護絶縁層16としてのポリイミド樹脂を形成した後の)キャパシタの各特性を測定した。

[0081]

測定には、図4のような回路構成を使用し、キャパシタ30の各電極に、50 mV_{pp} の交流電圧を印加することにより行なう。このとき、所定の直流電圧も同時に印加している。

[0082]

図 5 (A) 及び図 5 (B) は、本実験における実験結果を示したグラフである。図 5 (A) は印加電圧 (V) に対する容量 (μ F / c m 2) 特性、図 5 (B) は印加電圧 (V) に対する誘電損失 (%) 特性を示す。

[0083]

これらの各グラフにおいて、点線のグラフ(a)は、保護絶縁層16としてのポリイミド樹脂が形成される前の初期特性である。

[0084]

実線のグラフ(b)は、バリア層 15を使用していない薄膜キャパシタについて、保護絶縁層 16としてのポリイミド樹脂が形成された後の特性である。

[0085]

実線のグラフ(c)は、バリア層15を使用した薄膜キャパシタについて、保

護絶縁層16としてのポリイミド樹脂が形成された後の特性である。

[0086]

図5 (B) のように、バリア層15を使用していない薄膜キャパシタの方は、保護絶縁層16としてのポリイミド樹脂が形成された後に、誘電損失(tanð) の上昇が観察される。その結果として、図5 (A) の (b) のように、バリア層15を使用していない薄膜キャパシタの方は、保護絶縁層16としてのポリイミド樹脂が形成された後に、容量の劣化が観察される。

[0087]

それに対して、バリア層 1 5 を使用している薄膜キャパシタの方は、ポリイミ ド樹脂が形成された後であっても、(ポリイミド樹脂が形成される前の)初期状態と比較した誘電損失の上昇、及び容量劣化は観察されない。

[0088]

このように、キャパシタ30をバリア層15で覆い、上部電極層14への水素 の進入を防ぐことにより、誘電体材料の特性劣化を抑制することができる。

[0089]

(第2の実施形態)以下、本発明の第2の実施形態に係る薄膜キャパシタの製造方法について説明する。

[0090]

本実施形態を示した図としては、第1の実施形態と同じもの(図2及び図3) を使用する。

[0091]

本実施形態は、第1の実施形態に対して、図2(C)に示した誘電体層13の 形成工程を、(ゾルゲル法では無く、)スパッタリング法を使用して行なったも のである。そして、更に、図2(F)に示したバリア層15形成工程において、 バリア層15として、誘電体層13と同一組成のBST材であって、非結晶状態 のものを使用した。

[0092]

先ず、第1の実施形態と同様に、図2(A)~(D)に示すように、シリコン 基板11としてシリコンウェハを使用し、該シリコンウェハ上に、スパッタリン グ法を使用して、酸化チタン TiO_2 (20 nm)及び白金Pt(100 nm)を順次成膜させる。尚、ここで、下部電極材料としてイリジウムIrを使用してもよい。

[0093]

尚、誘電体層13形成工程におけるBSTのスパッタは、具体的に以下の条件で行なう。

[0094]

基板温度600℃、Ar/O2比8/1、ガス圧力0.4Pa、RFパワー8 00Wで成膜を行ない、BST膜厚100nm、誘電率400、誘電損失1%以 下の誘電体膜を形成する。

[0095]

BST誘電体層13の上には、前述と同じスパッタ法(基板温度400℃)で、上部電極層14としての白金Pt膜(100nm)を形成する。

[0096]

次に、図2(E)に示す下部電極引き出し工程では、下部電極層12を引き出すために、アルゴンArイオンミリング法により、上部電極層14としての白金Pt 膜及び誘電体層15としてのBST膜に対して、順次ドライエッチングを実施する。

[0097]

図2(F)に示すバリア層形成工程では、バリア層 15として、アモルファス BST薄膜をスパッタ法により 150 n m成膜する。条件は、基板温度 200 C、Ar/02比8/1、ガス圧力 0. 2 Pa、RFパワー 800 Wで行なう。低温 で成膜を行なうことにより、BSTは結晶化せず、アモルファス状態のBSTを 得ることができる。

[0098]

以下、図2(G)~(J)に示した工程では、第2の実施形態と同様に、感光性ポリイミド樹脂を使用して保護絶縁膜16を形成した後、電極パッド17及びバンプ18を形成することにより、薄膜キャパシタ20を生成する。

[0099]

本実施形態によれば、バリア層 15と誘電体層 13とを同一組成とし、更に、バリア層 15の材料をアモルファス状態のものとしたにより、バリア層 15と誘電体層 13とが高密着性を有し、且つバリア層 15が高い水素イオン遮断効果(すなわち、高い耐還元性の効果)を有する薄膜キャパシタ 20を製造することが可能となる。

[0100]

また、誘電体層 1 3 を形成する B S T 材をスパッタ法で行なっていることにより、キャパシタ 3 0 の形成が全て真空中で行なわれることになるため、薄膜キャパシタ 2 0 を簡易な工程で製造することが可能となる。

$[0\ 1\ 0\ 1]$

(第3の実施形態)以下、本発明の第3の実施形態に係る薄膜キャパシタについて、図6(A)、図6(B)を参照しながら説明する。

[0102]

図 6 (A) は、薄膜キャパシタの外観図であり、図 6 (B) は、図 6 (A) の X-X 線断面図である。

[0103]

本実施形態は、第1の実施形態における薄膜キャパシタの応用例であり、図6 (A) のように、薄膜キャパシタの一方の面上に、薄膜キャパシタの端子として、複数のバンプが縦横に並んだ状態に配置されている。そして、それら複数のバンプ18は、隣り合うバンプが、キャパシタ30の異なる電極に接続される構成になっている。

[0104]

すなわち、各バンプは、1つおきに同じ電極と電気的に接続されており、その接続先のキャパシタ30は、図6(B)のように、内部で共通になっている。

[0105]

各バンプの外部との接続に関しては、バンプ18aが(図示しない)回路基板の電源ラインに接続され、バンプ18bが該回路基板のGNDラインに、それぞれ電気的に接続される。そして、その回路基板の電源、GNDラインは、回路基板上に実装される(図示しない)LSI等に接続される。

[0106]

このように、薄膜キャパシタ20は、本薄膜キャパシタ20が実装される回路 基板との端子が、そのパッケージの端部に限定されず、その (パッケージの) 中 央部にも設けられている。

[0107]

このため、薄膜キャパシタ20内部のキャパシタ30が大きな形状を有する場合であっても、パッケージ中央の任意の場所に端子を設けることにより、電源ーGND間の端子間隔を小さくし、LSIと薄膜キャパシタとを接続する電源及びGNDの配線の全範囲に亘って、狭配線間隔にすることができる。

[0108]

すなわち、薄膜キャパシタ20は、高容量であり、且つ低インダクタンス接続が可能であり(高周波特性が改善される)という、デカップリングキャパシタとして最適な条件を備えることになる。

[0109]

以上のように、本実施形態によれば、高容量で且つ高周波特性の優れた薄膜キャパシタを提供することが可能となる。

$[0\ 1\ 1\ 0\]$

(第4の実施形態)以下、本発明の第4の実施形態に係る薄膜キャパシタについて、図7を参照しながら説明する。

[0 1 1 1]

図7は、薄膜キャパシタを上面から見た図であり、図中の符号31はキャパシタ30が存在するキャパシタエリアを示したものである。

$[0\ 1\ 1\ 2]$

本実施形態は、第3の実施形態における薄膜キャパシタの応用例であり、図7に示すように、1つの薄膜キャパシタ20に、大きさの異なる複数のキャパシタ30a、30b、30cが並べて配置されている。

[0 1 1 3]

ここでの各キャパシタの容量は、該キャパシタが占める面積に大略比例して決定する。例えば、キャパシタbは、キャパシタaの2倍の面積を占めており、キ

ャパシタaの略2倍の容量を有している。

[0114]

このような構成にすることにより、例えば、異なる容量を有する複数のキャパシタが必要になった場合に、複数の薄膜キャパシタを実装せずに1つのパッケージを実装すれば済むため、薄膜キャパシタ20が実装される(図示しない)回路 基板内の実装面積の効率化が可能になる。

[0115]

また、本実施形態による他の効果としては、デカップリングキャパシタに関する部品の低コスト化、及び部品実装時における実装工数の削減、等の効果が期待できる。

[0116]

以下本発明の諸形態を付記としてまとめて記載する。

[0117]

(付記1) 金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層とを有する薄膜キャパシタにおいて、

前記キャパシタと前記保護絶縁層との間に、非導電性無機質材料からなるバリア層を設けたことを特徴とする薄膜キャパシタ。

[0118]

(付記2) 支持基板上に形成され、金属酸化物からなる誘電体層を有するキャパシタと、

非導電性無機質材料からなり、少なくとも前記キャパシタの上面及び側面を覆 うバリア層と、

樹脂材からなり前記バリア層上に形成された保護絶縁層とを備えたことを特徴 とする薄膜キャパシタ。

[0119]

(付記3) 前記バリア層が、前記誘電体層と熱膨張係数が同じ材料であることを特徴とする付記1から付記2のいずれかに記載の薄膜キャパシタ。

[0120]

(付記4) 前記バリア層が、前記誘電体層と同一組成であることを特徴とす

る付記1から付記2のいずれかに記載の薄膜キャパシタ。

[0121]

(付記5) 前記バリア層が、酸化アルミニウム又は酸化シリコン又は窒化シリコンのいずれかであることを特徴とする付記1から付記2のいずれかに記載の薄膜キャパシタ。

[0122]

(付記6) 前記バリア層が、非晶質であることを特徴とする付記1から付記5のいずれかに記載の薄膜キャパシタ。

[0123]

(付記7) 前記誘電体層の材料として、ストロンチウム、バリウム、鉛、

亜鉛、ビスマス、タンタル、チタン、マグネシウム、及びニオブの少なくとも一つを含む複合酸化物を使用することを特徴とする付記1から付記6のいずれかに記載の薄膜キャパシタ。

[0124]

(付記8) 前記キャパシタの側面が、上の層の端部よりも下の層の端部が張り出した階段状であることを特徴とする付記1から付記7のいずれかに記載の薄膜キャパシタ。

[0125]

(付記9) 外部との電気的接続を行なう端子を、少なくとも、パッケージの一面の端部以外に設けたことを特徴とする付記1から付記8のいずれかに記載の薄膜キャパシタ。

[0126]

(付記10) 前記端子と前記キャパシタを接続する電極パッドが、前記保護 絶縁層にて支持されていることを特徴とする付記9に記載の薄膜キャパシタ。

[0127]

(付記11) 1つの薄膜キャパシタ内に、異なる容量の複数のキャパシタを 設けたことを特徴とする付記1から付記10のいずれかに記載の薄膜キャパシタ

[0128]

(付記12) 金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層とを有する薄膜キャパシタの製造方法において、

前記キャパシタ形成工程と、

前記キャパシタと前記保護絶縁層との間に配置されるとともに、非導電性無機質材料からなるバリア層の形成工程と、

前記バリア層上に配置される保護絶縁膜形成工程とを備えたことを特徴とする薄膜キャパシタの製造方法。

[0129]

(付記13) 支持基板上に形成され、金属酸化物からなる誘電体層を有する キャパシタ形成工程と、

非導電性無機質材料からなり、少なくとも少なくとも前記キャパシタの上面及 び側面を覆うバリア層形成工程と、

樹脂材からなり前記バリア層上に配置される保護絶縁層形成工程とを備えたことを特徴とする薄膜キャパシタの製造方法。

[0130]

(付記14) 前記誘電体層を形成する工程は、スパッタ法にて行なうことを 特徴とする付記13に記載の薄膜キャパシタの製造方法。

$[0\ 1\ 3\ 1]$

【発明の効果】

以上のように、本発明の薄膜キャパシタは、金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層とを有し、前記キャパシタと前記保護絶縁層との間に、非導電性無機質材料からなるバリア層を設けた構成をしている。

[0 1 3 2]

このような構成を備えることにより、保護絶縁層として、バンプからの機械的 応力を吸収するポリイミド等の樹脂材を使用したままで、該樹脂材から放出される水分が金属酸化物からなる誘電体層材料を還元することを防止することができる。その結果、優れた高周波追随特性が得られるとともに特性劣化の少ない薄膜 キャパシタを提供することが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係る薄膜キャパシタの断面図である。

【図2】

本発明の第1の実施形態に係る薄膜キャパシタの製造方法の各工程を示す断面図 である。

【図3】

本発明の第1の実施形態に係る薄膜キャパシタの製造方法の各工程を示す断面図 である。

【図4】

本発明の薄膜キャパシタに関するキャパシタ特性の測定実験における測定回路図である。

【図5】

本発明の薄膜キャパシタに関するキャパシタ特性の測定実験における測定結果の グラフである。

【図6】

本発明の第3の実施形態に係る薄膜キャパシタの外観図及び断面図である。

【図7】

本発明の第4の実施形態に係る薄膜キャパシタを上面から見た全体構成図である

【図8】

従来の薄膜キャパシタの製造方法の各工程を示す断面図である。

【図9】

従来の薄膜キャパシタの製造方法の各工程を示す断面図である。

【符号の説明】

- 1:半導体基板
- 2:下部電極
- 3:容量絶縁膜
- 4:上部電極


- 6:保護絶縁層
- 9:コンタクトホール
- 10:レジストマスク
- 11:シリコン基板
- 12:下部電極層
- 13:誘電体層
- 14:上部電極層
- 15:バリア層
- 16:保護絶縁層
- 17:電極パッド
- 18:バンプ
- 18a:電源ラインに接続されたバンプ
- 18b:GNDラインに接続されたバンプ
- 19:コンタクトホール
- 20:薄膜キャパシタ
- 21:電極引き出し用穴
- 30:キャパシタ
- 30a:キャパシタa
- 30b:キャパシタb
- 30c:キャパシタc
- 31:キャパシタエリア

【書類名】


図面

【図1】


薄膜キャパシタ20




【図2】




【図3】




【図4】





【図5】






【図6】







【図7】



【図8】



【図9】



【書類名】

要約書

【要約】

【課題】 保護絶縁層として、バンプからの機械的応力を吸収するポリイミド等の樹脂材を使用したことに起因する誘電体材料の還元を回避し、優れた高周波追随特性が得られるとともに特性劣化の少ない薄膜キャパシタを提供すること。

【解決手段】 金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層と、を有する薄膜キャパシタにおいて、前記キャパシタと前記保護絶縁層との間に、非導電性無機質材料からなるバリア層を設ける。

【選択図】

図 1

特願2002-330578

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区上小田中1015番地

氏 名

富士通株式会社

2. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社